Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: http://dspace.tneu.edu.ua/handle/316497/25075
Назва: Комбінаційний суматор
Інші назви: Combination adder
Автори: Возна, Наталія Ярославівна
Vozna, Nataliia Yaroslavivna
Круліковський, Борис Борисович
Krulikovskyi, Borys Borysovych
Грига, Володимир Михайлович
Hryha, Volodymyr Mykhailovych
Давлетова, Аліна Ярославівна
Davletova, Alina Yaroslavivna
Николайчук, Ярослав Миколайович
Nykolaichuk, Yaroslav Mykolaiovych
Ключові слова: обчислювальна техніка
computational technique
комбінаційний суматор
combination adder
Дата публікації: 2017
Видавництво: Міністерство економічного розвитку і торгівлі України
Бібліографічний опис: Пат. 115751 U Україна, МПК G06F 7/501 (2006.01). Комбінаційний суматор / Н. Я. Возна, Б. Б. Круліковський, В. М. Грига, А. Я. Давлетова, Я. М. Николайчук (Україна); заявник та патентовласник Н. Я. Возна, Б. Б. Круліковський, В. М. Грига, А. Я. Давлетова, Я. М. Николайчук. – № a201701347; заявл. 13.02.2017; опубл. 11.12.2017, бюл. № 23.
Короткий огляд (реферат): Комбінаційний суматор належить до засобів обчислювальної техніки і може бути використаний у якості компонента швидкодіючих арифметико-логічних пристроїв та процесорів опрацювання цифрових даних. Пристрій містить 2n-розрядну вхідну шину, на виході якої формуються прямі коди двох багаторозрядних двійкових чисел, які подаються на входи пірамідальної структури з вертикальними та горизонтальними інформаційними зв'язками між однорозрядними неповними двійковими суматорами, у старшому розряді якої містяться однорозрядні неповні суматори з інверсним виходом переносу, які з'єднані між собою та входом інвертора, вихід якого з'єднаний з n+1-им входом вихідної шини пристрою. Технічним результатом є розширення функціональних можливостей пристрою введенням 2n-розрядної вхідної шини та n+1-розрядної вихідної шини, зменшенням апаратної складності більш, ніж у 1,5 рази введенням швидкодіючих однорозрядиих неповних суматорів, які містять 3 логічні елементи та підвищенням швидкодії пристрою більш, ніж у 2 рази введенням однорозрядних неповних двійкових суматорів з затримкою сигналів на 1 мікротакт.
URI (Уніфікований ідентифікатор ресурсу): http://dspace.tneu.edu.ua/handle/316497/25075
Розташовується у зібраннях:Патенти

Файли цього матеріалу:
Файл Опис РозмірФормат 
Комбінаційний суматор.pdf241.71 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.