Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: http://dspace.wunu.edu.ua/handle/316497/25075
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorВозна, Наталія Ярославівна-
dc.contributor.authorVozna, Nataliia Yaroslavivna-
dc.contributor.authorКруліковський, Борис Борисович-
dc.contributor.authorKrulikovskyi, Borys Borysovych-
dc.contributor.authorГрига, Володимир Михайлович-
dc.contributor.authorHryha, Volodymyr Mykhailovych-
dc.contributor.authorДавлетова, Аліна Ярославівна-
dc.contributor.authorDavletova, Alina Yaroslavivna-
dc.contributor.authorНиколайчук, Ярослав Миколайович-
dc.contributor.authorNykolaichuk, Yaroslav Mykolaiovych-
dc.date.accessioned2017-12-15T09:45:14Z-
dc.date.available2017-12-15T09:45:14Z-
dc.date.issued2017-
dc.identifier.citationПат. 115751 U Україна, МПК G06F 7/501 (2006.01). Комбінаційний суматор / Н. Я. Возна, Б. Б. Круліковський, В. М. Грига, А. Я. Давлетова, Я. М. Николайчук (Україна); заявник та патентовласник Н. Я. Возна, Б. Б. Круліковський, В. М. Грига, А. Я. Давлетова, Я. М. Николайчук. – № a201701347; заявл. 13.02.2017; опубл. 11.12.2017, бюл. № 23.uk_UA
dc.identifier.urihttp://dspace.tneu.edu.ua/handle/316497/25075-
dc.description.abstractКомбінаційний суматор належить до засобів обчислювальної техніки і може бути використаний у якості компонента швидкодіючих арифметико-логічних пристроїв та процесорів опрацювання цифрових даних. Пристрій містить 2n-розрядну вхідну шину, на виході якої формуються прямі коди двох багаторозрядних двійкових чисел, які подаються на входи пірамідальної структури з вертикальними та горизонтальними інформаційними зв'язками між однорозрядними неповними двійковими суматорами, у старшому розряді якої містяться однорозрядні неповні суматори з інверсним виходом переносу, які з'єднані між собою та входом інвертора, вихід якого з'єднаний з n+1-им входом вихідної шини пристрою. Технічним результатом є розширення функціональних можливостей пристрою введенням 2n-розрядної вхідної шини та n+1-розрядної вихідної шини, зменшенням апаратної складності більш, ніж у 1,5 рази введенням швидкодіючих однорозрядиих неповних суматорів, які містять 3 логічні елементи та підвищенням швидкодії пристрою більш, ніж у 2 рази введенням однорозрядних неповних двійкових суматорів з затримкою сигналів на 1 мікротакт.uk_UA
dc.publisherМіністерство економічного розвитку і торгівлі Україниuk_UA
dc.subjectобчислювальна технікаuk_UA
dc.subjectcomputational techniqueuk_UA
dc.subjectкомбінаційний суматорuk_UA
dc.subjectcombination adderuk_UA
dc.titleКомбінаційний суматорuk_UA
dc.title.alternativeCombination adderuk_UA
Розташовується у зібраннях:Патенти

Файли цього матеріалу:
Файл Опис РозмірФормат 
Комбінаційний суматор.pdf241.71 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.