Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/42278
Повний запис метаданих
Поле DC | Значення | Мова |
---|---|---|
dc.contributor.author | Грига, Володимир Михайлович | - |
dc.contributor.author | Hryha, Volodymyr Mykhailovych | - |
dc.contributor.author | Круліковський, Борис Борисович | - |
dc.contributor.author | Krulikovskyi, Borys Borysovych | - |
dc.contributor.author | Возна, Наталя Ярославівна | - |
dc.contributor.author | Vozna, Nataliia Yaroslavivna | - |
dc.contributor.author | Николайчук, Любов Михайлівна | - |
dc.contributor.author | Nykolaichuk, Liubov Mykhailivna | - |
dc.contributor.author | Давлетова, Аліна Ярославівна | - |
dc.contributor.author | Davletova, Alina Yaroslavivna | - |
dc.date.accessioned | 2021-10-07T11:53:29Z | - |
dc.date.available | 2021-10-07T11:53:29Z | - |
dc.date.issued | 2021 | - |
dc.identifier.citation | Пат. 123752 U Україна, МПК G06F 7/52 (2006.01). Перемножувач потоків багаторозрядних даних / В. М. Грига, Б. Б. Круліковський, Н. Я. Возна, Л. М. Николайчук, А. Я. Давлетова (Україна); заявник та патентовласник В. М. Грига, Б. Б. Круліковський, Н. Я. Возна, Л. М. Николайчук, А. Я. Давлетова. – № a201910094; заявл. 30.09.2019; опубл. 26.05.2021, бюл. № 21. | uk_UA |
dc.identifier.uri | http://dspace.wunu.edu.ua/handle/316497/42278 | - |
dc.description.abstract | Винахід належить до засобів обчислювальної техніки і може бути використаний як компонент високопродуктивних проблемно-орієнтованих багаторозрядних процесорів опрацювання та шифрування інформації. Перемножувач потоків багаторозрядних даних містить перший регістр пам'яті на D-тригерах з прямими виходами, шину двійкових кодів перемножуваних чисел, матрицю однорозрядних повних двійкових суматорів, перший та другий регістр пам'яті, перший 2n-розрядний регістр зсуву на D-тригерах, логічний елемент ВИКЛЮЧНЕ АБО. Технічним результатом винаходу є зменшення структурної та апаратної складності та розширення функціональних можливостей пристрою шляхом застосування повних однорозрядних суматорів з інверсними входами та виходами переносів, розширення функціональних можливостей досягнуто шляхом додаткового введення логічного елемента ВИКЛЮЧНЕ АБО на вихідному каналі пристрою, який дозволяє здійснювати тестування правильності виконання операції множення та можливості шифрування вихідних даних шляхом модульного додавання з псевдовипадковими послідовностями. | uk_UA |
dc.publisher | Національний орган інтелектуальної власності | uk_UA |
dc.subject | обчислювальна техніка | uk_UA |
dc.subject | computational technique | uk_UA |
dc.subject | перемножувач потоків | uk_UA |
dc.subject | multiplier stream | uk_UA |
dc.title | Перемножувач потоків багаторозрядних даних | uk_UA |
dc.title.alternative | Stream multiplier multi-bit data | uk_UA |
dc.type | Other | uk_UA |
Розташовується у зібраннях: | Патенти |
Файли цього матеріалу:
Файл | Опис | Розмір | Формат | |
---|---|---|---|---|
123752 Давлетова.pdf | 459.98 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.