Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/40361Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Николайчук, Ярослав Миколайович | - |
| dc.contributor.author | Nykolaichuk, Yaroslav Mykolaiovych | - |
| dc.contributor.author | Грига, Володимир Михайлович | - |
| dc.contributor.author | Hryha, Volodymyr Mykhailovych | - |
| dc.contributor.author | Возна, Наталія Ярославівна | - |
| dc.contributor.author | Vozna, Nataliia Yaroslavivna | - |
| dc.contributor.author | Давлетова, Аліна Ярославівна | - |
| dc.contributor.author | Davletova, Alina Yaroslavivna | - |
| dc.date.accessioned | 2021-01-18T10:03:08Z | - |
| dc.date.available | 2021-01-18T10:03:08Z | - |
| dc.date.issued | 2019 | - |
| dc.identifier.citation | Пат. 120123 U Україна, МПК G06F 7/42 (2006.01) G06F 7/50 (2006.01). Повний однорозрядний суматор / Я. М. Николайчук, В. М. Грига, Н. Я. Возна, А. Я. Давлетова (Україна); заявник та патентовласник Я. М. Николайчук, В. М. Грига, Н. Я. Возна, А. Я. Давлетова. – № a201711721; заявл. 30.11.2017; опубл. 10.10.2019, бюл. № 19. | uk_UA |
| dc.identifier.uri | http://dspace.wunu.edu.ua/handle/316497/40361 | - |
| dc.description.abstract | Повний однорозрядний суматор належить до засобів обчислювальної техніки і може бути використаний як компонент багаторозрядних двійкових суматорів арифметико-логічних пристроїв мікропроцесорів та спецпроцесорів сортування даних. Пристрій містить два інформаційні входи, вихід суми та інверсні вхід та вихід переносів. Додатково суматор містить три логічні елементи «Виключаюче АБО», які реалізовані на двох монтажно з'єднаних виходами логічних елементів І-НЕ та АБО. Додатково суматор містить перший логічний елемент НЕ, який з'єднаний з першим вдом третього логічного елемента «Виключаюче АБО» та другий логічний елемент НЕ, який з'єднаний з другим входом другого логічного елемента «Виключаюче АБО». Технічним результатом є підвищення у 2 рази швидкодії формування сигналів переносу. | uk_UA |
| dc.publisher | Міністерство розвитку економіки, торгівлі та сільського господарства України | uk_UA |
| dc.subject | обчислювальна техніка | uk_UA |
| dc.subject | computational technique | uk_UA |
| dc.subject | однорозрядний суматор single-digit adder | uk_UA |
| dc.subject | single-digit adder | uk_UA |
| dc.title | Повний однорозрядний суматор | uk_UA |
| dc.title.alternative | A full single-digit adder | uk_UA |
| Розташовується у зібраннях: | Патенти | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Повний однорозрядний суматор 120123.pdf | 246.11 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.