Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/40352| Назва: | Перемножувач потоків багаторозрядних даних |
| Інші назви: | Stream multiplier multi-bit data |
| Автори: | Грига, Володимир Михайлович Hryha, Volodymyr Mykhailovych Круліковський, Борис Борисович Krulikovskyi, Borys Borysovych Возна, Наталя Ярославівна Vozna, Nataliia Yaroslavivna Николайчук, Любов Михайлівна Nykolaichuk, Liubov Mykhailivna Давлетова, Аліна Ярославівна Davletova, Alina Yaroslavivna |
| Ключові слова: | обчислювальна техніка computational technique перемножувач потоків multiplier stream |
| Дата публікації: | 2020 |
| Видавництво: | Міністерство розвитку економіки, торгівлі та сільського господарства України |
| Бібліографічний опис: | Пат. 142006 U Україна, МПК G06F 7/52 (2006.01). Перемножувач потоків багаторозрядних даних / В. М. Грига, Б. Б. Круліковський, Н. Я. Возна, Л. М. Николайчук, А. Я. Давлетова (Україна); заявник та патентовласник В. М. Грига, Б. Б. Круліковський, Н. Я. Возна, Л. М. Николайчук, А. Я. Давлетова. – № u201910087; заявл. 30.09.2019; опубл. 12.05.2020, бюл. № 9. |
| Короткий огляд (реферат): | Перемножувач потоків багаторозрядних даних містить перший регістр пам'яті на D-тригерах з прямими виходами, перші входи якого є вхідною шиною двійкових кодів перемножуваних чисел, другий вхід з'єднаний з другим входом пристрою, виходи з'єднані з відповідними прямими входами матриці однорозрядних повних двійкових суматорів, виходи якої з'єднані з відповідними першими входами другого регістра пам'яті, другий вхід якого з'єднаний з другим входом першого регістра пам'яті. Перемножувач одатково містить перший 2n-розрядний регістр зсуву на D-тригерах, перший вхід якого є першим входом пристрою, другий вхід якого є другим входом синхронізації пристрою, виходи якого додатково з'єднані з відповідними першими входами першого регістра пам'яті, виходи матриці перемноження додатково з'єднані з відповідними першими входами додатково введеного регістра пам'яті та зсуву, другий вхід якого з'єднаний з другим входом першого регістра пам'яті і другим входом пристрою, третій вхід з'єднаний з третім входом синхронізації пристрою, вихід регістра пам'яті та зсуву додатково з'єднаний з першим входом додатково введеного логічного елемента "Виключаюче АБО", другий вхід якого з'єднаний з додатково введеним четвертим входом пристрою а вихід є вихідним каналом пристрою. |
| URI (Уніфікований ідентифікатор ресурсу): | http://dspace.wunu.edu.ua/handle/316497/40352 |
| Розташовується у зібраннях: | Патенти |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Перемножувач потоків багаторозрядних даних 142006.pdf | 238.13 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.