Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: http://dspace.wunu.edu.ua/handle/316497/17044
Назва: Однорозрядний суматор
Інші назви: Single-digit adder
Автори: Давлетова, Аліна Ярославівна
Davletova, Alina Yaroslavivna
Круліковський, Борис Борисович
Krulikovskyi, Borys Borysovych
Возна, Наталія Ярославівна
Vozna, Nataliia Yaroslavivna
Николайчук, Ярослав Миколайович
Nykolaichuk, Yaroslav Mykolaiovych
Ключові слова: обчислювальна техніка
computational technique
однорозрядний суматор
single-digit adder
логічні елементи
logic elements
Дата публікації: 2016
Видавництво: Державна служба інтелектуальної власності України
Бібліографічний опис: Пат. 109142 U Україна, МПК (2016.01) G06F 7/00. Однорозрядний суматор / А. Я. Давлетова, Б. Б. Круліковський, Н. Я. Возна, Я. М. Николайчук (Україна); заявник та патентовласник А. Я. Давлетова, Б. Б. Круліковський, Н. Я. Возна, Я. М. Николайчук. – № u201602165; заявл. 04.03.2016; опубл. 10.08.2016, бюл. № 15.
Короткий огляд (реферат): Однорозрядний суматор, який містить першу і другу підгрупи логічних елементів, перший, третій і другий інформаційні входи однорозрядного суматора, які з'єднані з відповідними першими входами групи логічних елементів, вхід блокування результату однорозрядного суматора, який з'єднаний з відповідними другими входами першої і другої підгруп групи логічних елементів однорозрядного суматора, перший вихід суми та другий вихід переносу однорозрядного суматора, які відповідно з'єднані з виходами першої і другої груп логічних елементів однорозрядного суматора, який відрізняється тим, що вхід блокування результату однорозрядного суматора з’єднаний з входом першого логічного повторювача третьої підгрупи груп та входом другого логічного повторювача четвертої підгрупи групи логічних елементів І-НЕ, відповідні входи яких з'єднані з четвертим, п'ятим та шостим інверсними інформаційними входами однорозрядного суматора, виходи логічних елементів І-НЕ першої підгрупи з'єднані між собою та другим виходом переносу однорозрядного суматора, виходи другої підгрупи логічних елементів І-НЕ з'єднані між собою і першим виходом суми однорозрядного суматора, виходи третьої підгрупи логічних елементів І-НЕ з'єднані між собою, виходом першого логічного повторювача та третім інверсним виходом переносу однорозрядного суматора, а виходи четвертої підгрупи логічних елементів І-НЕ з'єднані між собою, виходом другого логічного повторювача і четвертим інверсним виходом суми однорозрядного суматора.
URI (Уніфікований ідентифікатор ресурсу): http://dspace.tneu.edu.ua/handle/316497/17044
Розташовується у зібраннях:Патенти

Файли цього матеріалу:
Файл Опис РозмірФормат 
Однорозрядний суматор.pdf272.4 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.