Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: http://dspace.wunu.edu.ua/handle/316497/29446
Назва: Повний однорозрядний суматор
Інші назви: A full single-digit adder
Автори: Николайчук, Ярослав Миколайович
Nykolaichuk, Yaroslav Mykolaiovych
Грига, Володимир Михайлович
Hryha, Volodymyr Mykhailovych
Возна, Наталія Ярославівна
Vozna, Nataliia Yaroslavivna
Давлетова, Аліна Ярославівна
Davletova, Alina Yaroslavivna
Ключові слова: обчислювальна техніка
computational technique
однорозрядний суматор
single-digit adder
Дата публікації: 2018
Видавництво: Міністерство економічного розвитку і торгівлі України
Бібліографічний опис: Пат. 124563 U Україна, МПК (2006) G06F 7/00. Повний однорозрядний суматор / Я. М. Николайчук, В. М. Грига, Н. Я. Возна, А. Я. Давлетова (Україна); заявник та патентовласник Я. М. Николайчук, В. М. Грига, Н. Я. Возна, А. Я. Давлетова. – № u201711720; заявл. 30.11.2017; опубл. 10.04.2018, бюл. № 7.
Короткий огляд (реферат): Повний однорозрядний суматор, який містить перший вхід aj з'єднаний з першим входом логічного елемента І-НЕ та першим входом логічного елемента АБО, другий вхід однорозрядного суматора з'єднаний з другим входом логічного елемента АБО та другим входом логічного елемента І-НЕ, другий логічний елемент І-НЕ перший вхід якого з'єднаний з першим входом другого логічного елемента АБО, який відрізняється тим, що додатково містить третій логічний елемент І-НЕ, перший вхід якого додатково з'єднаний з першим входом першого логічного елемента АБО, другий вхід додатково з'єднаний з другим входом першого логічного елемента АБО, вихід якого додатково з'єднаний з виходом першого логічного елемента І-НЕ, вихід якого додатково з'єднаний з першим входом другого логічного елемента І-НЕ та входом додатково введеного першого логічного елемента НЕ, вихід якого з'єднаний з першим входом додатково введеного логічного елемента АБО-НЕ вихід якого додатково з'єднаний з виходом третього логічного елемента І-НЕ і є додатковим інверсним виходом, а другий вихід логічного елемента АБО-НЕ з'єднаний з додатково введеним інверсним входом переносу однорозрядного суматора та входом другого додатково введеного логічного елемента НЕ, вихід якого додатково з'єднаний з другим входом другого логічного елемента АБО та другим входом логічного елемента І-НЕ, вихід якого додатково з'єднаний з виходом другого логічного елемента АБО та є виходом суми Si однорозрядного суматора.
URI (Уніфікований ідентифікатор ресурсу): http://dspace.tneu.edu.ua/handle/316497/29446
Розташовується у зібраннях:Патенти

Файли цього матеріалу:
Файл Опис РозмірФормат 
Повний однорозрядний суматор.pdf339.69 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.